

OFFICE PATENT JAPAN

別紙添付の書類に記載されている事項は下記の出願書類に記載されて いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application: 2002年 7月 9日

出 願番

特願2002-200467 Application Number:

[ST.10/C]:

[JP2002-200467]

人 出 Applicant(s):

独立行政法人産業技術総合研究所

COMPLIANCE WITH RULE 17.1(a) OR (b)

2003年 6月27日

Commissioner, Japan Patent Office



【書類名】

特許顯

【整理番号】

223-01745

【あて先】

特許庁長官 殿

【発明者】

【住所又は居所】

茨城県つくば市東1-1-1 独立行政法人産業技術総

合研究所つくばセンター内・

【氏名】

髙橋 栄一

【発明者】

【住所又は居所】

茨城県つくば市東1-1-1 独立行政法人産業技術総

合研究所つくばセンター内

【氏名】

河西 勇二

【発明者】

【住所又は居所】 茨城県つくば市東1-1-1 独立行政法人産業技術総

合研究所つくばセンター内

【氏名】

樋口 哲也

【特許出願人】

【識別番号】

301021533

【氏名又は名称】

独立行政法人産業技術総合研究所

【代表者】

吉川 弘之

【電話番号】

0298-61-3280

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】

明細書

【発明の名称】

クロック信号タイミング調整のための遅延回路を有するデジ

タル回路

【特許請求の範囲】

【請求項1】 クロック信号のタイミングを可変にするために遅延回路を備えたデジタル回路において、遅延同期ループを用いることにより、該遅延回路の遅延量を安定化させたことを特徴とするデジタル回路。

【請求項2】 請求項1において、上記遅延回路の駆動電流を制御することにより、上記遅延回路の遅延量を可変とすることを特徴とするデジタル回路。

【請求項3】 上記遅延回路は、2個以上の基準電圧を合成する遅延量設定電圧発生回路を備えていることを特徴とする請求項1又は2記載のデジタル回路

【請求項4】 上記遅延量設定電圧発生回路は、折れ線近似により基準電圧 を合成することを特徴とする請求項3記載のデジタル回路。

【請求項5】 上記遅延量設定電圧発生回路は、電圧分割型回路であることを特徴とする請求項3記載のデジタル回路。

【請求項6】 上記遅延量設定電圧発生回路は、ラダー型回路であることを 特徴とする請求項3記載のデジタル回路。

【請求項7】 上記遅延量設定電圧発生回路は、MOSFETを用いていることを特徴とする請求項3ないし6のいずれかの請求項に記載のデジタル回路。

【請求項8】 上記遅延回路の駆動電流を制御する回路は、カレントミラー型回路であることを特徴とする請求項2ないし7のいずれかの請求項に記載のデジタル回路。


【請求項9】 上記遅延同期ループは、起動時安定化手段を有することを特徴とする請求項1ないし8のいずれかの請求項に記載のデジタル回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本願発明はCPU,ALU等のデジタル回路全般に適用可能であり、特に、デジタル



[0002]

【従来の技術】

デジタル処理装置において、デジタル回路の動作するタイミングの基準となるクロック信号の実動作におけるタイミングを最適化することが、デジタル信号処理装置の性能向上に有効であり、このことは公開特許公報2001-43261「デジタルシステム、デジタルシステムのクロック信号調整方法および、その調整方法で実行する処理プログラムを記録した記録媒体」に示されている。また、この公報においては、デジタル処理装置のクロック信号のタイミングを遺伝的アルゴリズムを用いて調整することにより、デジタル処理装置の最高クロック周波数を上げることが出来るということが示されている。

[0003]

クロック信号のタイミング調整は、多数のインバータを用いて、インバータの 段数をマルチプレクサにより切り替えて、該信号の遅延量を可変としている。こ の方法においては、調整回路にきわめて多数のインバータ回路を必要とし、調整 回路のICチップ面積に占める割合が極めて大きい。またクロック信号の遅延量が 、周囲温度や電源電圧等のLSI動作環境の影響を受けるという問題がある。さら にまた細かいタイミングの設定が困難であり、原理上、インバータ1段の遅延時 間よりも短い時間間隔でのタイミングの設定が不可能であった。

[0004]

【発明が解決しようとする課題】

このように、従来技術によるクロックタイミング調整方法においては、調整回路のLSIチップ面積に占める割合が大きく、LSIの周囲温度及び電源電圧等の動作環境の影響を受け、クロックタイミングが変動するという問題がある。このような問題に鑑み、本願発明が解決しようとする課題は、回路面積が小さく、動作環境の影響を受けない分解能の高いタイミング遅延回路を実現することである。

[0005]

【課題を解決するための手段】

本願発明におけるデジタル回路においては、クロック信号のタイミングを可変にするために、インバータの駆動電流を可変にしたパルス遅延回路を具備し、該パルス遅延回路は、遅延同期ループによるパルス遅延量の安定化回路を具備するとともに、非線形特性を有するパルス遅延量設定電圧の発生回路を具備するものである。

これにより、デジタル信号処理装置において、少ないチップ面積で温度及び電源電圧等の動作環境の影響を受けることなく、クロック信号のタイミングを安定に遅延させることが実現可能となる。

[0006]

【実施例1】

本願発明に係るクロック信号の遅延制御を行う遅延回路システムの第1実施例を、図1に基づいて説明する。図1において、1は本願発明の遅延回路システム、Dは遅延回路、MUXは遅延調整電圧生成回路、DLL1~DLL3は遅延同期ループ回路(Delay Locked Loop)、CLKはクロック入力、D-CLKはクロック出力、Baは調整値入力、Vs1~Vs3は遅延調整基準電圧、Vaは遅延調整電圧である。

[0007]

この回路システムは、クロック入力CLKに対して、外部から遅延量を設定する 調整値入力 B a に対応した遅延時間(= τ)の遅延を行い、クロック出力D-CLK を出力することを目的とする。

[0008]

本願発明は、クロック信号の遅延制御を行う遅延回路D、遅延時間でを設定するための遅延調整電圧Vaを生成する遅延調整電圧生成回路MUX、ならびに、調整電圧の基準となる遅延調整基準電圧Vs1~3を発生する3つの遅延同期ループ回路DLL1~3を主要な構成要素とする。

[0009]

遅延調整電圧Vaを調整値入力Ba(例えば4ビット:0~15)に対して直線的に変化させる場合と、非直線的に折れ線近似で変化させる場合があるが、ここでは折れ線近似の場合について説明する。

[0010]

図1において、クロック入力CLKが、遅延回路Dと、3つの遅延同期ループ回路DLL1~3に入力される。このDLL1~3では、3つの遅延調整基準電圧Vs1~3を発生し、遅延調整電圧生成回路MUXへ入力する。そこで調整値入力Baに対応した遅延調整電圧Vaが生成される。

この電圧Vaで遅延回路Dの遅延量を制御することにより、調整値入力Baに対応した遅延時間τを有するクロック出力D-CLKが得られる。ここで遅延時間τ は遅延調整電圧Vaによって変えられることを特徴としている。

[0011]

遅延回路Dの構成例を図2に基づいて説明する。図2において、電源電圧(Vdd)とグランド(GND)電位間に、1つのPチャネルFET(M1)と2つのNチャネルFET(M2、M3)が直列に接続されたインバータと、同様に1つの PチャネルFET(M4)と2つのNチャネルFET(M5、M6)が直列に接続されたインバータの2つのインバータが縦列2段に接続される。2段のインバータの中点をCーCLKとする。FETは電界効果トランジスタであり、通常はMOS構造のものが用いられる。FET M3とM6のゲートには遅延調整電圧Vaが印加され、ゲートソース間電圧VGSは遅延調整電圧Vaである。

[0012]


ここでFET M1とM2、およびM4とM5が従来のCMOSFETによるインバータを構成する。FET M3とM6は、上記のインバータの駆動電流を制限することが可能であり、クロック入力CLKが遅延調整電圧Vaに従って、時間でだけ遅延されてクロック出力D-CLKとなる。その動作を次に説明する。

[0013]

図3に、該遅延回路Dに使われるNチャネルFETのゲートソース間電圧VGSに対するソースドレイン間の電流電圧特性を示す。図中IDはドレイン電流、VDSはソースドレイン間の電圧を示す。ソース端子Sに対するゲート端子Gの電位差VGSが小さく、該FETのしきい値電圧以下ならば、ドレイン電流IDは0であり、VGSが該FE Tのしきい値電圧以上ならばVGSの上昇と共に、IDは増加する。

[0014]

該遅延回路Dに使われるPチャネルFETのゲートソース間電圧VGSに対するソース



[0015]

図2の遅延回路Dには、浮遊容量やFETの入力容量等が内在する。この浮遊容量やFETの入力容量等の合計をCs1、Cs2として、図2の回路図に追加記入したものを図4に示す。図4中、図2と同一の要素は図3と同じ符号とした。また、図5に、クロック入力CLKとして短形波を加えた場合の遅延回路Dの動作波形を示す。以下のように、上記のCs1、Cs2により時間遅延が発生する。

[0016]

デジタルシステムの電圧と論理の関係は、後述の論理しきい値電圧VTを用いて、電圧Oから電圧VTまでを論理「O」、電圧VTから電圧Vddまでを論理「1」となる。ここで、論理しきい値電圧VTは、回路特性で定まる電圧であり、Vddの約1/2である。

[0017]

図4の遅延調整電圧Vaには、FET M3、M6のしきい値電圧よりも高くVddよりも低い一定の電圧が設定されていると仮定する。また、最初の状態として、クロック入力CLKの論理が「0」、電圧が0 (GND電位)を仮定する。このとき、FET M1はオン、FET M2はオフであり、信号C-CLKの電圧はVdd (論理「1」)である。そして、FET M4はオフ、FET M5はオンであり、クロック出力D-CLKの電圧は0V、論理は「0」である。Cs1の電圧は信号C-CLKの電圧に等しくVddであり、Cs2の電圧はクロック出力D-CLKの電圧に等しく0Vである。

[0018]

クロック入力CLKの論理が「O」から「1」に遷移する場合は、FET M1はオフ、FET M2はオンとなる。そして、FET M3は遅延調整電圧Vaで規定される図3の電流電圧特性を示す。VddであったCs1の電圧はM2、M3を経由して放電し、図3の電流電圧特性で規定される電流値で定まる時間経過後に論理しきい値電圧VT以下となり、すなわち、信号C-CLKの電圧は一定時間(τA)経過

後にVT以下となる。このとき、FET M4はオン、FET M5はオフに遷移し、Cs2がM4を経由して急速に(時間 τB)電圧Vddに充電される。したがって、以上の動作により、クロック出力D-CLKはクロック入力CLKの立ち上がり時点より $\tau A+\tau B$ の一定時間後に立ち上がる(論理が「0」から「1」に遷移する)。

[0019]

クロック入力CLKの論理が「1」から「0」に遷移する場合は、FET M1はオン、FET M2はオフとなり、Cs1がM1を経由して急速に(時間 τB)電圧Vd dに充電される。このとき、FET M4はオフ、FET M5はオンに遷移し、FET M6は遅延調整電圧Vaで規定される図3の電流電圧特性を示すことから、Vdd であったCs2の電圧はM5、M6を経由して放電し、図3の電流電圧特性で規定される電流値で定まる時間経過後に論理しきい値電圧VT以下となる。すなわち、信号D-CLKの電圧は一定時間(τA)経過後にVT以下となる。したがって、以上の動作により、クロック出力D-CLKはクロック入力CLKの立ち下がり時点より $\tau B+\tau AO$ 一定時間後に立ち下がる(論理が「1」から「0」に遷移する)。

[0020]

このように、遅延回路Dに入力されたクロック入力CLKは遅延時間 τ A+ τ Bの遅延を受けてクロック出力D-CLKとなる。ここで、上記の τ Aと τ Bの和は遅延時間 τ である。

[0021]

M3およびM6のドレイン電流IDは、ゲート電圧VGSに等しい遅延調整電圧Vaによって図3に示す様に調整出来るので、遅延時間 τの調整が遅延調整電圧Vaによって可能となる。なお、ここでは、クロック入力として矩形波の信号電圧を例に説明したが、台形波でも全く同様の動作をする。

[0022]

図6に、遅延回路Dの遅延調整電圧Vaに対する遅延時間τの特性(遅延特性)を示す。すなわち遅延調整電圧Va下げると、遅延時間τは図6に示す傾向で非直線的に増加する。但し、遅延調整電圧Vaには、回路内素子の特性に基づく

上限・下限が存在する。

[0023]

次に、この遅延特性の環境依存性について考察する。該遅延特性は、該遅延回路Dの周囲温度Ta、電源電圧Vdd等の環境の影響を受ける。たとえば、Taが上昇すると遅延時間 τ は大きくなり、電源電圧が上昇すると τ は小さくなる。使用温度範囲を-10 $^{\sim}$ 80 $^{\circ}$ とした時、遅延時間 τ の変化の程度は約1.5倍である。

[0024]

そこで、周囲温度や電源電圧の変化があっても所定のτを維持するためには、図7および図8の特性に従って遅延調整電圧Vaを補正する必要がある。これは、本願発明の図1に示す構成により実現でき、補正された遅延調整電圧Vaが生成される。すなわち、以下に詳述する遅延同期ループ回路によって、環境変化に対しても遅延時間τが常に一定となるような遅延調整電圧が生成される。この遅延同期ループ回路で生成する遅延調整電圧を遅延調整基準電圧と呼ぶ。

[0025]


遅延同期ループ回路DLL 1、2、3の代表としてDLL 1を取り上げ、その動作を図9および図10を用いて説明する。図9に遅延同期ループ回路DLL 1の実装例を示す。

[0026]

図9において、CLKはクロック入力、4はCLKの入力バッファであるインバータ、Dsは遅延回路、5は位相比較器、6はループフィルターである。遅延回路Dsは、前述の遅延回路Dと同一の構成の遅延回路がN1個あり、これらをN1段直列に接続する。ここで遅延調整電圧Vaは共通である。インバータ4の出力のクロック信号は位相比較器5と遅延回路DsをN1段直列にした回路の初段に入力される。位相比較器5の出力はループフィルター6を経てN1個の遅延回路すべての調整電圧Vaおよび遅延調整基準電圧Vs1の出力となる。

[0027]

N1個の遅延回路Dsは、同一ICチップ内に形成すれば、遅延時間-遅延調整電圧特性は均一となる。そこで同じ電圧Vs1を遅延回路の遅延調整電圧Vaとして供給すれば、各遅延回路Dsの遅延時間は同一とみなせる。したがって、図9におけ



[0028]

図10に、図9の位相比較器5の動作波形概略を示す。図10によると、位相比較器5で基準信号R(t)とN1段の遅延回路で遅延された信号S(t)との位相を比較し、位相差情報の信号が出力される。この信号が次段のループフィルター6により平滑されて、不要な高周波信号は減衰を受け、信号R(t)と信号S(t)の位相差 ϕ に比例した直流の電圧 $Vo(\phi)$ となる。この $Vo(\phi)$ が遅延回路Dの遅延調整電圧Va および遅延調整基準電圧Vs1として出力される。

[0029]

この遅延同期ループ回路は、負帰還動作をするので、S(t)がR(t)に重なる様に制御動作を行う。この制御動作により、遅延時間 τ がクロック信号パルスの一周期Tに一致するように自動的に制御され、S(t)とR(t)は重なり制御動作が安定化する。

[0030]

したがって、位相差 $\phi=2\pi$ のときのVoを平滑した直流出力が安定化された遅延調整基準電圧 V s 1となる。遅延回路DsがN1段直列に接続されていることから、一段当たりの遅延時間 τ Iは τ I=T / N1になる。ここでT はCLKの周期である。

[0031]

さらにまた、図9の遅延同期ループ回路DLL1の外部の遅延回路Dであって遅延回路Dsと同一チップ上に作製される同一特性の回路では、Vaの入力にVs1を入力するとDではDsと同一の遅延時間 τ が得られる。(図11)

[0032]

すなわち、遅延調整基準電圧を同一構成の別の遅延回路Dに入力した場合に別の遅延回路Dで得られる遅延時間は環境変化によらず一定の値(=T/N1)とすることが実現できる。このとき、動作環境の変化により遅延回路の特性が変化した場合、遅延時間でを一定とするように遅延調整電圧Vaおよび遅延調整基準電

圧Vs1が変化する。

[0033]

この負帰還制御系は、デジタル信号を扱うから、位相比較器 5 は、通常EX-OR(Exclusive-OR)形位相比較器または、R-S(Reset-Set)フリップ・フロップによる位相比較器で構成される。さらに、ループフィルター 6 は、制御動作に余裕を持たせるため、ラグーリード型の低域通過フィルタ等で構成される。

[0034]

遅延回路Dの遅延時間 τ を可変とするためには、遅延調整電圧 V a を τ に応じて変更する必要があり、そのために本願発明では複数の遅延同期ループ回路を用いて遅延調整基準電圧を複数生成する。

[0035]

[0036]

遅延同期ループを用いる構成では、遅延同期ループの回路の数だけ、所定の遅延量に対応する遅延調整電圧Vaが得られることになる。しかしながら、遅延時間の設定を細かい刻みで行うためには多岐にわたる遅延調整電圧を生成する必要があり、本願発明においては、以下に示す遅延調整電圧の生成手段を追加する。すなわち、2ないし3の遅延調整基準電圧を元に、すべての調整値入力Baに対応する遅延調整電圧Vaを生成する。

[0037]

遅延時間 τ は、調整値入力 B a に対して直線的に変化することが望ましい。この直線的に変化する場合の調整値入力 B a に対する遅延調整電圧 V a は、図 6 の特性から計算することが可能であり、図 1 2 の曲線 2 1 に例示される。この曲線で表される遅延調整電圧 V a に近い電圧を生成するため、本願発明では折れ線近似を採用することを特徴とする。

[0038]

ここで説明を容易にするために、遅延同期ループ回路における遅延回路Dsの段数N1,N2,N3をN1<N2<N3とする。図<6の<0<0-<0 本特性と対応させると、<1=<1<1<1 は、遅延調整電圧<0 本が最小値(<0 な <1 本の間の適当な電圧<1 な <2 を <3 によって規定される値となる。また、<4 を <5 で <5 で <5 で <6 で <6 で <7 と <7 、<7 で <8 で <8 で <9 で <

[0039]

遅延調整電圧生成回路の一構成例について、図13にもとづいて、調整値入力 Baが4bit(b3 b2 b1 b0)すなわちBa=0~15の場合を例に説明する。図13において、MUXは図1と同じ遅延調整電圧生成回路である。8はデプレション型のFET、9はアナログマルチプレクサである。そして、FET8は抵抗器として機能し、15個が縦列に接続される。

[0040]

遅延調整電圧生成回路MUXには、3つの遅延調整基準電圧Vs1、Vs2、Vs3が入力される。ここで、Vs3は最大の遅延調整電圧、Vs1は最小の遅延調整電圧である。Vs2はその間の値である。Vs1~Vs3間はFET8によって15分割の電圧に分けられる。そして、遅延調整電圧Vaは、アナログマルチプレクサ9によって調整値入力Baの情報に基づいて選択される。

[0041]

図13の遅延調整電圧生成回路MUXの動作は、遅延調整基準電圧Vs1とVs2の間を調整値入力Baに対して直線で補間した電圧、および、遅延調整基準電圧Vs2とVs3の間を調整値入力Baに対して直線で補間した電圧から、調整値入力Baに対する遅延調整電圧Vaを発生する。この遅延調整電圧Vaは図12の線22、23に示すように折れ線近似されている。ここで、P1に対応する調整値入力Baは0(2進表記で0000)、P3に対応する調整値は15(2進表記で1111)、P2に対応する調整値入力Baは0と15の間の任意の整数である。

[0042]

図14は、図6のτ-Va特性を元にして算出された遅延時間τ一調整値入力

Ba(0~15)特性である。図14中、25は、図12の曲線21の場合の特性、 26、27は、本願発明による二直線の折れ線近似による特性、28は、1本の 直線近似特性にそれぞれ対応する。

[0043]

したがって、上述のように、調整値入力Baに対応して、遅延調整基準電圧Vs 1~Vs3に基づいた各々の調整値入力Baに対する遅延調整電圧Vaが規定される

[0044]

図13の遅延調整電圧生成回路MUXは、FET8としてデプレション型のFETを用いたが、エンハンスメント型のFETで構成することも可能である。この場合の遅延調整電圧生成回路MUXの回路を図15に示す。図15中、7NはNチャネルFET、7PはPチャネルFETであり、ゲート電極はVddおよびGNDにそれぞれ接続される。このほかの記号は図13中の記号と同じ構成要素を示す。

[0045]

【実施例1のまとめ】

上述のように、実施例1においては、少ない回路面積で、温度や電源電圧の環境に依存することなく、調整値入力Baに対してほぼ直線的な遅延量τを持つ遅延回路が実現できる。

[0046]

【実施例2】

次に実施例2について説明する。

実施例1において、別の遅延調整電圧Vaの生成手段も可能である。図16に、その別方式の遅延調整電圧生成回路MUXの一構成例を示す。これはR-2R形D-A変換器による遅延調整電圧生成方法である。図16において、S0~S3はスイッチ、31は抵抗値がRの抵抗、32は抵抗値が2Rの抵抗、33は調整値入力Baを入力する端子、34は遅延調整電圧Vaを出力する端子、35は遅延調整基準電圧を入力する端子である。b0~b3は、調整値入力Baの各ビットを表す。

[0047]

図16の遅延調整電圧生成回路MUXにおいて、スイッチSO~S3の状態(Ba:0

~15の16通り)に対応して電位差Vs1-Vs3の分割された電圧が端子34に現れる。スイッチS0~S3が b 0~ b 3に対応してオンオフされる。この回路はR-2Rのラダー型回路であることから、Baと、出力Vaとの関係を算出すると表1になる。

【表1】

調整値	2進数表記	遊延調整 で EVa
入力Be	ызызы ыс	
0	0000	Vs3
1	0001	(15Vs3+Vs1)/16
2	0010	(14Vs3+2Vs1)/18
3	0011	(13Vs3+3Vs1)/16
4	0100	(12Vs3+4Vs1)/16
5	0101	(11Vs3+5Vsn)/18
8	0110	(10Vs3+6Vs1)/16
7	0111	(9Vs3+7Vs1)/t6
8	1000	(8Vs3+6Vs1)/16
9	1001	(7Vs3+9Vs1)/18
10	1010	(6Vs3+10Vs1)/16
11	1011	(5Vs3+11Vs1)/16
12 *	1100	(4Vs3+12Vs1)/18
13	1101	©V€3+13Vs1)/16
14	1110	(2Vs3+14Vs1)/18
15	سيبا	(Vs2+15Vs1)/18

R-2R形変換器による調整値と出力との関係

[0048]

この表は、図 1 2 における中間電圧Vs2の入力がなく、直線近似の直線 2 4 で示される場合である。 B a=0がVS1、 B a=15がVs3に対応する。

[0049]

図16の遅延調整電圧生成回路MUXは、抵抗31、32、とスイッチSO~S3をFETで構成することも可能である。この場合、LSI化し易いFETを用いることによりチップ面積を小さくすることが可能である。

[0050]

図16の抵抗31をFETで構成した例を図17に示す。図17中、10はNチャネルFET、11はPチャネルFETである。FET10のゲートはVddに接続し、FET11のゲートはGNDに接続する。FET10およびFET11のソースとドレインはそれぞれ並列に接続する。FET10および11の寸法形状を最適設計することにより、並列接続したソースドレイン間の抵抗が所定の値となる。同様にして、図16の抵抗32もFETで構成可能である。

[0051]

また、図16の抵抗32とスイッチSOの直列の回路をFETで構成した例を図18に示す。図18中、10、12はNチャネルFET、11、13はPチャネルFET、14はインバータ、36、37はスイッチで選択される端子、38はスイッチの共通端子、39はスイッチの切替制御の入力端子である。

[0052]

端子39からの信号は、直接FET10およびFET13のゲートに接続し、インバータを経由した信号はFET11およびFET12のゲートに接続する。FET10およびFET11のソースとドレインはそれぞれ並列に接続する。同様にFET12およびFET13のソースとドレインはそれぞれ並列に接続する。

[0053]

39の信号入力が「1」すなわちVddの電圧の場合、FET10およびFET11が 所定の抵抗値で導通し、FET12およびFET13はオフとなる。39の信号入力が 「0」すなわちGNDの電圧の場合、FET10およびFET11がオフとなり、FET12 およびFET13が所定の抵抗値で導通する。FET10から13の寸法形状を最適設 計することにより、並列接続したソースドレイン間の抵抗が所定の値となる。図 18の回路の等価回路を図19に示す。

[0054]


図16の抵抗32とスイッチS1の直列の回路、抵抗32とスイッチS2の直列の回路、抵抗32とスイッチS3の直列の回路についても、図18の回路により同様に構成することができる。

[0055]

図16の遅延調整電圧生成回路MUXにおける抵抗31、図中左端の32を図17の構成、抵抗32とスイッチSO \sim S3の組み合わせを図18で構成した場合の構成を図20に示す。15はNチャネルFET、16はPチャネルFETである。

[0056]

この構成を用いるとLSI化し易いFETを用いて構成可能でチップ面積を小さくすることが可能である。また、この構成の場合、FETにより実現される抵抗がある程度の電圧依存性を有するので、調整値入力Baと遅延調整電圧Vaの関係が、図16の遅延調整電圧生成回路MUXの場合と比較してわずかにずれが生ずる。こ



[0057]

【実施例3】

次に実施例3について説明する。 実施例3は、実施例1における図13の遅 延調整電圧生成回路MUXを2組のR-2Rラダー回路によって構成するものである。 実施例1の場合の二直線近似のVa-Ba特性を、実施例1の場合より少ないチッ プ面積で実現することができる。

[0058]

図21に、遅延調整電圧生成回路MUXの構成原理図を示す。図21において、41は抵抗値Rの抵抗、42、43、45、47は抵抗値2Rの抵抗、44a、44b、44c、46a、46b、46c、48a、48b、48cはスイッチ、49は調整値入力Baを入力する端子、50は遅延調整電圧Vaを出力する端子、51、52、53は遅延調整基準電圧を入力する端子である。

[0059]

 $b0\sim b3$ は、調整値入力Baの各ビットを表す。Baと $b0\sim b3$ の関係は表2に示される。便宜上、ビットの反転(論理の反転)したものを一の記号で表す。また、端子 $51\sim 53$ にそれぞれ遅延調整基準電圧Vs1、Vs2、Vs3が入力される

【表2】

調整値	2進数表記	運運運整 型 EVa
入力Ba	ыз ыз ы ы	2222
1	0111	(7Vs3+Vs2)/8
2	0110	(6Vs3+2Vs2)/8
3	0101	(5Vs3+3Vs2)/8
4	0100	(4Vs2+4Vs2)/8
5	0011	(3Vs3+5Vs2)/8
6	0010	(2Vs3+6Vs2)/8
7	0001	(Vs3+7Vs2)/8
8	0000	Vs2
8	1000	Vs2
9	1001	(1Vs1+7Vs2)/8
10	1010	(2Vs1+6Vs2)/8
11	1011	©Vs1+5Vs2)/8
12	1100	(4Vs1+4Vs2)/8
13	1101	(5Vs1+3Vs2)/8
14	1110	(6Vs1+2Vs2)/8
15	1111	(7Ve1+Ve2)/8

[0060]

スイッチ4 4 aは b 0と b 3の論理積が1 のときオンとなり、それ以外ではオフとなる。スイッチ4 6 aは b 0と $^-$ b 3の論理積が1 のときオンとなり、それ以外ではオフとなる。スイッチ4 8 aは $^-$ b 0が1 のときオンとなり、それ以外ではオフとなる。

[0061]

[0062]

スイッチ44cは b 2と b 3の論理積が1のときオンとなり、それ以外ではオフとなる。スイッチ46cは b 2と $^-$ b 3の論理積が1のときオンとなり、それ以外ではオフとなる。スイッチ48cは $^-$ b 2が1のときオンとなり、それ以外ではオフとなる。

[0063]

ところで、図21の回路は、b3が0の場合、スイッチ44a、44b、44cのすべてがオフであることから、図22に示す等価回路と同等となる。また、b3が1の場合、スイッチ46a、46b、46cのすべてがオフであることから、図23に示す等価回路と同等となる。

[0064]

図22の回路と図23の回路を電気的に同時に調整値設定に使用することがないので、2つの等価回路に分けることが可能である。そして、図22の回路と図23の回路はそれぞれが3ビットのR-2Rラダー回路である。

[0065]

このように、3ビットのR-2Rラダー回路を等価的に二組形成し、Vs1からVs2の電圧発生域と、Vs2からVs3の電圧発生域とを等価的に切り変え動作を行っていることを特徴とする。

[0066]

調整値入力Baに対するこの回路の出力電圧すなわち遅延調整電圧Vaの関係は、図22の回路と図23の回路のそれぞれにおいて、R-2Rラダー回路の原理より 算出が可能である。その結果を表2に示す。また、図24に、遅延調整値入力Ba に対する遅延調整電圧Vaの関係を示す。

[0067]

上述の図21で構成原理を示す回路は、第2の実施例の場合と同様に、FETで構成することが可能である。この場合、LSI化し易いFETを用いることによりチップ面積を小さくすることが可能である。

[0068]

この場合、抵抗41と42は、図17に示す回路で構成できる。また、抵抗43とスイッチ44の直列の回路をFETで構成した例を図25に示す。図25中、10はNチャネルFET、11はPチャネルFET、14はインバータ、36、38はスイッチの両端の端子、39はスイッチの切替制御の入力端子である。

[0069]

端子39からの信号は直接FET10のゲートに接続し、インバータを経由した信号はFET11のゲートに接続する。FET10およびFET11のソースとドレインはそれぞれ並列に接続する。

[0070]

39の信号入力が「1」すなわちVddの電圧の場合、FET 10およびFET 11が 所定の抵抗値で導通し、該信号入力が「0」すなわちGNDの電圧の場合、FET 10 およびFET 11がオフとる。FET 10、11の寸法形状を最適設計することにより 、並列接続したソースドレイン間の抵抗が所定の値となる。

[0071]

図21の抵抗45とスイッチ46a、46b、あるいは46cの直列の回路、抵抗47とスイッチ48a、48b、あるいは48cの直列の回路についても、図25の回路により同様に構成できる。

[0072]

図21の遅延調整電圧生成回路MUXの回路を、図17および図25のFETによる

回路で構成した場合を図26に示す。15はNチャネルFET、16はPチャネルFETである。

[0073]

この構成を用いるとLSI化し易いFETを用いて構成可能でチップ面積を小さくすることが可能であり、なおかつ、折れ線近似によって誤差の少ない遅延調整電圧 Vaが生成可能である。また、第2の実施例の場合と同様に、本願発明の遅延回路システムが実装されるデジタル回路システムが遺伝的アルゴリズムで調整される場合、特に好適である。

[0074]

また、前述の実施例1ないし実施例3において、遅延回路Dを別の構成とすることも可能である。図27に遅延回路Dの他の構成例を示す。図27において、図2と同じ符号は同じ構成要素を示す。また、M7、M8、M10、はPチャネルFET、M9はNチャネルFETである。

[0075]

図27中、M1とM2によるインバータの上にFET M7を直列接続し、M4とM5によるインバータの上にFET M8を直列接続する。電流制御用FET M7、M8のゲートバイアス電圧を生成するため、FET M9、FET M10を直列接続したものを付加する。

[0076]

FET M3およびM6へのゲートバイアスは、前述の遅延調整電圧Vaであるが、FET M10は、ゲート端子をドレイン端子と接続し、その接続点からFET M7、M8へのゲートバイアスを給電するいわゆるカレントミラー回路の構成になっている。

[0077]

FET M3およびM6の電流は、図3の電流電圧特性にもとづいて遅延調整電 EVaにより規定されるが、同様にして、FET M7およびM8の電流が、電流電圧特性にもとづいて遅延調整電圧Vaにより規定される。

[0078]

|遅延時間の発生は、図2の遅延回路と同様であるが、この図27の遅延回路で

は、FET M1およびM4の電流がFET M7およびM8にて規定されることから、遅延量を決めるFET M7およびM8が余分に追加されていることになり、図2の遅延回路Dの場合よりも、図27の場合の遅延回路Dの方が、大きい遅延時間を実現することが可能となる。また、この場合、波形の対称性が良くなる。

[0079]

また、図27の遅延回路Dを図9に代表される遅延同期ループ回路DLL 1、2、3に用いる場合、遅延回路D (Ds) を多段にするが、FET M9およびM10からなるバイアス発生回路を共通とすることが可能である。すなわち、図28に示すようにFET M9およびM10からなるバイアス発生回路を共通バイアス発生回路とすると、それだけ回路規模が減少し、チップ面積を節約することが可能である

[0800]

上記実施例1ないし3の遅延回路では、図4に示すように、浮遊容量およびFE Tの容量からなる容量Cs1、Cs2を用いて遅延を発生したが、この容量Cs1、Cs2の部分に積極的に容量を付加してもよい。この場合の容量はメタル電極で構成される容量、FETのゲート容量などである。この場合、遅延時間を大きくすることが可能である。

[0081]

以上説明した実施例においては、D-CLKの出力は1種類の場合であったが、言うまでもなく複数の異なる遅延量のD-CLKを発生させる場合にも適応可能である。この場合は異なる遅延量の数の遅延回路Dと遅延調整電圧生成回路MUXを設ければよく、遅延同期ループ回路DLL1~DLL3は共通にすることが可能である。これによりチップ面積の有効利用が可能である。

[0082]

さらにまた、遅延同期ループ回路DLL 1~3の安定性を向上する手段を追加する。 遅延回路システム1に回路の電源が投入されて起動する際、ループフィルター6の過渡的な出力電圧により遅延回路Dの遅延量が通常の値から大幅にずれる可能性がある。その場合、位相比較器に入力される信号の位相ずれが過大となり

遅延同期ループ回路の動作が不安定になる。また、位相比較器 5 の入力信号の位相差がクロック信号CLKの1周期ではなく 2 周期以上となってしまう異常動作となる可能性もある。

[0083]

電源投入直後に、ループフィルター6の出力電圧を定常状態での電圧あるいはそれよりもVddに近い値にプリチャージすることで、上記の不安定性は排除できる。そのため構成を図29に示す。図29において、6はループフィルター、61はカウンター回路、62はデジタルアナログ変換回路、63はリセット回路、64はプリセットデータ、65は位相差情報の信号、66はループフィルター6の出力電圧である。

[0084]

遅延同期ループ回路DLL1~3の位相比較器5の出力である位相差情報の信号65は、カウンター回路61に入力される。この位相差情報の信号65にもとづいて、カウンター回路61はアップカウントあるいはダウンカウントの計数を行う。カウンター回路61の出力はデジタルアナログ変換回路62に入力され、デジタルアナログ変換回路62によってアナログ値の電圧である出力信号66に変換されてループフィルター6の出力となる。

[0085]

遅延回路システム1を含むデジタルシステムに電源が投入される時には、リセット回路63は、遅延回路システム1に電源が投入される過渡状態を検出し、カウンター回路61はプリセットデータ64をカウンター回路内のレジスターにロードする。遅延回路システム1を含むデジタルシステムがリセット動作されるときも同様に動作する。

[0086]

プリセットデータ64は、定常状態における出力電圧が出力されるデータをあらかじめ記憶しておくことで、遅延回路システム1を含むデジタルシステムに電源が投入される起動時やシステムのリセット時においても、遅延同期ループ回路を急速にかつ安定して起動することができ、異常動作を防止することができる。

[0087]

【発明の効果】

このように上記で示されるパルス遅延回路を有するデジタル処理装置では、従来技術による回路である、多数のインバータ回路とマルチプレクサからなる論理回路での構成と比較して、回路面積が、遅延の指定が4ビットの場合で1/5、6ビットの場合で1/10と大幅に縮小が可能であり、LSIのチップ面積の大幅な縮小が可能となる。 また温度環境条件では、-10℃~80℃の周囲温度変化に対して、従来回路では遅延時間が約1.5倍程変化していたが、本願発明による遅延回路では、温度による変化を補償する機能を設けたことにより、設定した遅延時間が、温度変化によらずほぼ一定とすることが可能である。

さらにまた、高分解能の遅延時間設定が実現可能となる。

【図面の簡単な説明】

- 【図1】 本願発明の遅延回路システムの構成を説明する図
- 【図2】 遅延回路の構成例を説明する回路図
- 【図3】 NチャネルFETのソースドレイン間の電流電圧特件を示す図
- 【図4】 遅延回路の動作を説明する回路図
- 【図5】 遅延回路の動作波形を説明する説明図
- 【図6】 遅延回路の遅延調整電圧に対する遅延時間の特性を説明する図
- 【図7】 温度が変化する場合の遅延回路の遅延時間の特性を説明する図
- 【図8】 電源電圧が変化する場合の遅延回路の遅延時間の特性を説明する

図

- 【図9】 遅延同期ループ回路の実装例を示す図
- 【図10】 位相比較器の動作波形の概略を示す図
- 【図11】 遅延調整基準電圧による遅延時間一定の原理を説明する図
- 【図12】 調整値入力に対する遅延調整電圧の特性を説明する図
- 【図13】 第1実施例の遅延調整電圧生成回路の構成例
- 【図14】 調整値入力と遅延時間の関係を説明する図
- 【図15】 第1実施例の遅延調整電圧生成回路の別の構成例
- 【図16】 第2実施例の遅延調整電圧生成回路の構成例を示す原理説明図
- 【図17】 遅延調整電圧生成回路の抵抗をFETで構成する例を示す回路図

- 【図18】 遅延調整電圧生成回路の抵抗とスイッチをFETで構成する例を示す回路図
- 【図19】 遅延調整電圧生成回路の抵抗とスイッチをFETで構成する例の等 価回路図
 - 【図20】 第2実施例の遅延調整電圧生成回路の構成例を示す回路説明図
 - 【図21】 第3実施例の遅延調整電圧生成回路の構成原理
 - 【図22】 第3実施例の遅延調整電圧生成回路の一部の等価回路
 - 【図23】 第3実施例の遅延調整電圧生成回路の別の一部の等価回路
 - 【図24】 第3実施例における調整値入力に対する遅延調整電圧の関係
 - 【図25】 遅延調整電圧生成回路の抵抗とスイッチをFETで構成する別の例

を示す回路図


- 【図26】 第2実施例の遅延調整電圧生成回路の構成例を示す回路説明図
- 【図27】 遅延回路Dsの他の構成例
- 【図28】 バイアス発生回路を共通とする遅延回路の回路図
- 【図29】 ループフィルターの別の構成例を示す説明図

【符号の説明】


- 1 ……遅延回路システム D、Ds ……遅延回路
- DLL 1 ~ DLL 3 ……遅延同期ループ回路
- MUX……遅延調整電圧生成回路
- 5 ……位相比較器
- 6 ……ループフィルター
- CLK……クロック入力
- D-CLK……クロック出力
- Ba……調整値入力
- Vs1~Vs3……遅延調整基準電圧
- Va……遅延調整電圧
 - τ ……遅延時間
 - 9 ……アナログマルチプレクサ




【図1】




【図2】









【図4】




【図5】




【図6】




【図7】




[図8]




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




【図20】




【図21】




【図22】




【図23】




【図24】









【図26】




[図27]



【図28】



[図29]




【書類名】 要約書

【要約】

【課題】 従来技術によるクロックタイミング調整方法においては、調整回路のLSIチップ面積に占める割合が大きく、LSIの周囲温度及び電源電圧等の動作環境の影響を受け、クロックタイミングが変動するという問題がある。このような問題に鑑み、本願発明が解決しようとする課題は、回路面積が小さく、動作環境の影響を受けない分解能の高いタイミング遅延回路を実現することである。

【解決手段】 本願発明におけるデジタル回路においては、クロック信号のタイミングを可変にするために、インバータの駆動電流を可変にしたパルス遅延回路を具備し、該パルス遅延回路は、遅延同期ループによるパルス遅延量の安定化回路を具備するとともに、非線形特性を有するパルス遅延量設定電圧の発生回路を具備するものである。

【選択図】 図1



認定・付加情報

特許出願の番号 特願2002-200467

受付番号 50201005879

書類名特許願

担当官 第六担当上席 0095

作成日 平成14年 7月10日

<認定情報・付加情報>

【提出日】 平成14年 7月 9日

出願人履歴情報

識別番号

[301021533]

1. 変更年月日 2001年 4月 2日

[変更理由] 新規登録

住 所 東京都千代田区霞が関1-3-1

氏 名 独立行政法人産業技術総合研究所